



UBA
1821 Universidad
de Buenos Aires



Taller de Diseño de Circuitos Electrónicos TA138

FACULTAD DE INGENIERÍA UNIVERSIDAD DE BUENOS AIRES

DISEÑO DE FUENTE DE ALIMENTACIÓN

CHECKPOINT 5: CONVERSOR *BUCK*

Alumnos:

Lazo, Sebastian Nahuel
Flores, Ahmed Ali
Mántaras, Ramiro

Padrón:

106213
106238
111510

Mail:

slazo@fi.uba.ar
aaflores@fi.uba.ar
rmantaras@fi.uba.ar

Docentes:

Teóricas: Julio Zola

Tutor: Sergio Andres Quinteros

Índice

1. Introducción	2
2. Objetivo	2
3. Desarrollo	2
3.1. Construcción del inductor L	2
3.2. Elección del capacitor <i>Bootstrap</i>	2
3.3. Diseño de red <i>Snubber</i>	3
3.4. Compensación	3
4. Simulaciones	3
5. Mediciones	3
5.1. Validación del Inductor	3
5.2. Regulación a lazo cerrado	3
6. Conclusiones	3
A. Apéndice I: PCB	4
A.1. Esquemático.	4
A.2. Pistas	5

1. Introducción

En este informe se detallan las diferentes etapas de diseño restantes para el funcionamiento íntegro de la fuente de alimentación switching tipo *Buck*.

Ellas incluyen la construcción y verificación del inductor L , la evaluación de funcionamiento a lazo cerrado, y la compensación del circuito.

Además, se incluyen las simulaciones que verifican el funcionamiento del diseño propuesto, así como las mediciones de laboratorio del prototipo en funcionamiento.

2. Objetivo

- Caracterización y validación de regulador conmutado en lazo cerrado con implementación de PWM.
- Diseño de PCB + CEM.
- Manual de construcción y validación de producto terminado

3. Desarrollo

3.1. Construcción del inductor L

En la entrega anterior se diseñó un inductor apropiado mediante el método de diseño iterativo de Erickson, cuyas características finales se encuentran en la tabla ???. Para llevar a cabo la construcción del inductor




Figura 1: Núcleo EE19 sin ensamblar.

3.2. Elección del capacitor *Bootstrap*

Para el correcto funcionamiento del lazo de realimentación, es necesario que se controlen los dos transistores NMOS de potencia de forma síncrona. Para tal efecto, se elige el integrado **IR2111**, que incluye un tiempo muerto compatible con la frecuencia de operación, así como dos *Gate Drivers*. Uno *High-Side* y otro *Low-Side*. La figura 2 muestra el conexionado del *Gate Driver*.




Figura 2: Esquemático del *gate-driver*.

- 3.3. Diseño de red *Snubber*
- 3.4. Compensación
- 4. Simulaciones
- 5. Mediciones
 - 5.1. Validación del Inductor
 - 5.2. Regulación a lazo cerrado
- 6. Conclusiones

4

A.2. Pistas

